Chiplet Sip

Chiplet俗稱芯粒，也叫小芯片，它是將一類滿足特定功能的die（裸片），通過die-to-die內(nèi)部互聯(lián)技術(shù)實現(xiàn)多個模塊芯片與底層基礎(chǔ)芯片封裝在一起，形成一個系統(tǒng)芯片，以實現(xiàn)一種新形式的IP復(fù)用。

當(dāng)前，主流的系統(tǒng)級芯片都是將多個負(fù)責(zé)不同類型計算任務(wù)的計算單元，通過光刻的形式制作到同一塊晶圓上。以旗艦級智能手機的SoC芯片為例，基本都集成了CPU、GPU、DSP、ISP、NPU、Modem等眾多不同功能的計算單元，以及諸多的接口IP，追求的是高度集成化，利用先進制程對于所有的單元進行全面的提升。

而隨著半導(dǎo)體工藝制程持續(xù)向3nm/2nm推進，晶體管尺寸已經(jīng)越來越逼近物理極限，所耗費的時間及成本越來越高，同時所能夠帶來的“經(jīng)濟效益”的也越來越有限，“摩爾定律”日趨放緩。在此背景下，Chiplet被業(yè)界寄予厚望，或?qū)牧硪粋€維度來延續(xù)摩爾定律的“經(jīng)濟效益”。

Chiplet是將原本一塊復(fù)雜的SoC芯片，從設(shè)計時就按照不同的計算單元或功能單元對其進行分解，然后每個單元選擇最適合的工藝制程進行制造，再將這些模塊化的裸片互聯(lián)起來，通過先進封裝技術(shù)，將不同功能、不同工藝制造的Chiplet封裝成一個SiC芯片。

從其技術(shù)特點和當(dāng)前進展綜合來看，Chiplet的優(yōu)勢可以歸結(jié)為幾個方面：

Chiplet可以大幅提高大型芯片的良率。近年來，隨著高性能計算、AI等方面的巨大運算需求，集成更多功能單元和更大的片上存儲使得芯片不僅晶體管數(shù)量暴增，芯片面積也急劇增大。芯片良率與芯片面積有關(guān)，隨著芯片面積的增大而下降，掩模尺寸700mm2的設(shè)計通常會產(chǎn)生大約30%的合格芯片，而150mm2芯片的良品率約為80%。因此，通過Chiplet設(shè)計將大芯片分成更小的芯片可以有效改善良率，同時也能夠降低因為不良率而導(dǎo)致的成本增加。

Chiplet可以降低設(shè)計的復(fù)雜度和設(shè)計成本。因為如果在芯片設(shè)計階段，就將大規(guī)模的SoC按照不同的功能模塊分解為一個個的芯粒，那么部分芯?？梢宰龅筋愃颇K化的設(shè)計，而且可以重復(fù)運用在不同的芯片產(chǎn)品當(dāng)中。這樣不僅可以大幅降低芯片設(shè)計的難度和設(shè)計成本，同時也有利于后續(xù)產(chǎn)品的迭代，加速產(chǎn)品的上市周期。而且，把SoC拆分成幾個關(guān)鍵的“Chiplet”，讓每顆Chiplet能夠同時出貨到10種甚至更多的應(yīng)用中去平衡研發(fā)成本，能夠避免一顆大SoC芯片設(shè)計出來后沒有足夠出貨量帶來的巨大損失。

Chiplet還能降低芯片制造的成本。一顆SoC當(dāng)中有著不同的計算單元，同時也有SRAM、各種I/O接口、模擬或數(shù)模混合元件，這其中主要是邏輯計算單元通常依賴于先進制程來提升性能，而其他的部分對于制程工藝的要求并不高，有些即使采用成熟工藝，也能夠發(fā)揮很好的性能。所以，將SoC進行Chiplet化之后，不同的芯?？梢愿鶕?jù)需要來選擇合適的工藝制程分開制造，然后再通過先進封裝技術(shù)進行組裝，不需要全部都采用先進的制程在一塊晶圓上進行一體化制造，這樣可以極大的降低芯片的制造成本。

在多種優(yōu)勢因素以及市場發(fā)展趨勢的驅(qū)動下，AMD、臺積電、英特爾、英偉達等芯片巨頭廠商嗅到了這個領(lǐng)域的市場機遇，近年來開始紛紛入局Chiplet。AMD最新幾代產(chǎn)品都極大受益于“SiP + Chiplet”的異構(gòu)系統(tǒng)集成模式；另外，近日蘋果最新發(fā)布的M1 Ultra芯片也通過定制的UltraFusion封裝架構(gòu)實現(xiàn)了超強的性能和功能水平，包括2.5TB/s的處理器間帶寬?？萍季揞^的動態(tài)和布局，無一不反映著如今Chiplet技術(shù)正在得到行業(yè)內(nèi)的認(rèn)可和重視。